1/9/1

0000578943

WPI Acc no: 1973-65525U/197343

Fine alumina powder prodn - having low alkali content

Patent Assignee: NIKKEI KAKO CO LTD (NIK-N)

Patent Family (1 patents, 1 & countries)										
Patent Number	Kind	Date	Application Number	Kind	Date	Update Type				
JP 73034680	В	00000000	JP 196883270	A	19681115	197343 B				

Alerting Abstract JP B

Process comprises sintering aluminium hydroxide or alumina obtd. by the Bayer process in the presence of HCl or an aluminium chloride, boric acid or boric oxide at 1200-1250 degrees C and crushing the resulting sintered material into powder suitable for electrical isolating and a high temp, resisting material.

Title Terms /Index Terms/Additional Words: FINE; ALUMINA; POWDER; PRODUCE; LOW; ALKALI; CONTENT

Class Codes

International Patent Classification											
IPC	Class	Level	Scope	Position	Status	Version	Date				
C01F-007/46	www.cowwocamac	Property to Troth 4s. vir	Mark Correction Market Assemble	Secondary	ana mang da aan ama an	"Version	7"				

File Segment: CPI DWPI Class: E33: L02

Manual Codes (CPI/A-N): E34-C; L02-G11

Chemical Indexing

Chemical Fragment Codes (M3):

01 M902 A313 A940 C108 C550 C730 C801 C802 C803 C804 C805 C807 M411 M720

N000 Q334 Q451 Q454 Q610

02 M903 A300 A313 A940 A990 C108 C550 C730 C801 C802 C803 C804 C805 C807

M411 M720 N000 Q334 Q451 Q454 Q610

Original Publication Data by Authority

Japan

Publication No. JP 73034680 B (Update 197343 B)

Publication Date: 00000000

Assignee: NIKKEI KAKO CO LTD (NIK-N)

Language: JA Application: JP 196883270 A 19681115 Original IPC: C01F-7/46 Current IPC: C01F-7/46

Derwent WPI (Dialog® File 351); (c) 2008 The Thomson Corporation, All rights reserved.





特 許 願(2)

昭和 46年 9月169日

特許庁長官 殿

2. 発明 者 京京都開布音樂地 301多摩川住宅社030507

3. 特許出願人

東京都品川区北品川6丁目7番35号 (218)ソ = 一株式会社 代表者 盛田 昭夫 16 9

4.代. 理 人 学160

東京都新宿区西新港7の11の15 ミヤコビルバー 電路東京(03)363-1466番

(7215) 弁度士 高 野 則

5. 添財審領の目録

·(1) 明 細 春 1 過 ·(2) 図 面 1 過

3) 鄭春剛本 , 1通

09 日本国特許庁

公開特許公報

①特開昭 48-34680

43公開日 昭48.(1973) 5.21

②特願昭 46:- 69546

②出願日 昭46.(197/) 9.8

有.

審查請求

(全9頁)

庁内整理番号

62日本分類

6426 57

9916F-3

3 3 3

L 発明の名称

半導体發配

2 特許請求の範囲

半導体基体と異なる導電形を有し1若しくは分割して形成されている第1の半導体領域と、前記第1の半導体領域と同一導電形でかつ前記第1の半導体領域と対向し1若しくは分割して形成されている第2の半導体領域と、前記第1の半導体領域と前記第2の半導体領域との間に鑑荷、蓄積効果を有する熱影層を介して設けたゲート電極とを少なくとも具備し、かつ前記絶縁層に場所によつて電荷蓄微保持量が異なるように鑑荷を蓄微保持させたことを特徴とする半導体機能。

3 発明の詳細な説明

本発明はMOS闘界効果トランジスタに類似した半導体銃艦に関するものである。

従来から学導体基体にソース領域とドレイン領域とを対向して設け、このソース領域とドレイン領域との間の学導体基体表面上の絶線層を介してゲート金属電極を設けたMOS形FETにおいて、トレイン・ソース間電流ID®とドレイン・ソース間電流ID®とドレイン・ソース間電流ID®とドレイン・ソース間電流ID®とドレイン・ソース間電流ID®とドレイン・ソース

本売明は上途の如き各種の要寵を充足し、かつ 全く新潟な特性を異傷した学導体装置を提供しよ うとするものである。

脚ち本弱明は半導体基体と異なる導電形を有し

1 若しくは分割して形成されている類1の学導体 個級と、例えばソースとして働く領域と、前配部 1 の半導体領域と同一導電形でかつ前配部1の半 等体領域と対向し1若しくは分割して形成されて 物とが高さの半導体領域と、例えばドレインとして 働く領域と、前記部1の半導体領域と前記部2の 半導体領域との間に電荷容級効果を有する絶優ま 他はナイトライド層とオキサイド層とから改る層 特性はナイトライド層とオキサイド層とからなる層 特性はナイトライド層とオキサイド層とからなる層 特定介して設けたゲート電極とを少なくとも異態 し、かつ前配絶線層に場所によつて電荷蓄積保持 支援機をしめて螺衛を蓄積保持させた 単端体装置に係るものである。

上海の如く構成すれば、全く新規な原理に基づ

ナ層(7)が形成され、この上にアルミニウム等の金属のゲート電極(8)が形成されている。即ち金属ーアルミナーオヤサイドーセミコンダクタ (MAOS) 層が形成されている。上途のNAO S層は、ゲート電極(8)とN形半端体蓋板(5)との間に際界電圧値VO以上例えば22ポルト以上の電圧を印加すれば、アルミナ層(7)とシリコン酸化物層(6)との界面に電がが高級し、電圧印加を取り除いても電荷の蓄酸が保持された状態となる性質を有するものである。使つてこのようなMAO S層をFBTのゲートに適用し、ゲート電極と半端体蓋体との関即らMとおし、ゲート電極と半端体基体との関即らMととの間に該とではある。この関係をECとが出来る。この関係をECとが出来る。この関係をECとが出来る。この関係をECとが出来る。

特別 町48-34680 (2) いて動作するMOS形式のFBT及びこれに類似した案子を得ることが出来る。例えば、IDS - VDS 特性の3複質額線の大きいFBTを得ることが出来る。

次に本発明の実施例を図底に付き述べる。

支ず第1の突旋例に付き述べると、半導体装置は第1A図~第10図の如く形成されている。即ち第1A図において、ソース領域として働くP⁺ 形半導体領域(1)とドレイン領域として働くP⁺ 半導体領域(2)とが対向配置され、文たN⁺ 形半導体領域(3)とN⁺ 形半導体領域(4)とが対向配置されている。即ち経営4つの領域が正方形に配置されている。東たとのシリコンN形半導体落板(5)の上には厚さ50Å~2000Å程度のフルミ

臨界電圧 Vo はアルミナー オキサイド層の厚さに よつて変化する。

前述のソース領域として働く P+ 形半導体領域
(1) にソース電極(1)が設けられ、関口(9)を通して外部に導出されている。また前述のドレイン領域として働く P+ 形半導体領域(2) にドレイン電極(12)が設けられ、隣口(4)を通して外部に導出されている。更に N+ 形半導体領域(3)と(4)とにも関口(13と(4)とを通して電極(5)と(6)とが設けられている。

次に、上述の知く構成されている半導体模型に 次に示す知き処理を施す。まず N⁺ 形半導体領域 (3)の電極明と N⁺ 形半導体領域(4)の電極明との間 に直流パイアス電源を接続し、またゲート電極(8) とN形半導体連載(6)との間にも直流パイアス電源 を接続する。そして上述の知音振続状態でゲート 電極(8)とN形半端体整板(5)との間に審積効果を発揮する総界電圧倒えば22ボルト以上のゲート 電圧 VG 例えば42ボルトを、またN+形半導体領域(3)と(4)との間に適当なパイアス電圧 VB 例えば20ボルトを同時に加える。とのよりに同時に電圧 VGと VBとを加えれば VG - VBが実効的にMAOS 層に作用する。今、パイアス電圧 VB による電位分離を考えれば、第2 A 図に示す如く分布するものと考えることが出来る。尚第2 A 図は0 点即ち A 点を第1 B 図の A 点に対応させ、第2 A 図の B 点を第1 B 図の B 点に対応させて扱わしている。 即ち 形 半導体領域(3)から N + 形 半導体領域(4)に向つて 断次電位が高くなる分布と考えることが 出来る。そして 半導体整数(5)の機方向にこのよう な 電位が存在すれば、ゲート電圧 V Q 電打ち 荷す

したものが終2B図である。この実施例では選続は電子である。即ちA点附近では多くの電子が響機保持され、B点附近ではほとんど電子が整後保持されなくなる。アルミナ屬(7)とシリコン酸化物屬(6)との間に第2B図の如く電子が分布すれば、半導体蒸板(5)の設面での電子の分布は終20関に示す如く第2B図の分布とは逆になる。そして半導体基板(5)の設面のホールの分布が第2D図に示す如く第2B図の落積電子の分布に対応したものとなる。

上述の如くゲート窓匠 Vg とバイアス窓匠 Vg と変 同時に印加した後にこれを取り除き、しかる後に予察体案子として使用する。半導体案子として使用する。半導体案子として使用する際は特殊の場合を除き通常 N+ 形率導体 優執(3)と(4)とは不要である。

ことになり、ゲート電極線と半導体繊板(5)との陽には VB で打ち消された電圧 Va - VB が加わる。
この Va - VBは Va が一定であつても VB が場所とともに変化するので、場所依存性を有するものとなる。 彫ち館 2 B 関のA 点ではバイアス電圧 VB の作用がほとんど等であるのでゲート電圧 Ve 質えば 42 ポルトがそのきまゲート電極(3)と半導体 基板(5)との間に振わり、B 点に近ずくにしたがつて順次減少し、B 点では Va - VBが倒えば 42 - 20 = 22 ポルトとなり、観えば蓄積効果を生ずる 臨野電圧 Va となる。

上述の如く場所によつて変化する電圧が加えられれば、アルミナ羅(T)とシリコン酸化物層(6)との 関に蓄酸保持される電荷の量も Vg - VB の顕微となって分布する。この蓄積電荷 Qn の分布を表わ

上途の如くして形成された半導体装置の特性を 調べれば次の如くなる。今、この半導体装置を電 界効果形トランジスタとして使用する場合に付き 述べると、P+ 形半導体領域(1)をソースとし、P+ 形半導体領域(2)をドレインとし、P+ 形半導体領域(1)と半導体基板(5)とを接地して使用する。この ようなFBTはゲート電圧で大きくドレイン電源 が変化し、gm の大きなものとなる。

次にこのFETの動作を詳しく述べる。今 P^+ 形半導体領域(1)と P^+ 形半導体領域(2)との祠で形成されるFBTを複数のFBTに分割して考えると、A 点にかける数小FBTの特性は第2F圏に示す 如きものとなる。期ち $V_Q=0$ でもドレイン・ソース間電機 I_{BB} が従れるデブレション形となり、関 億 気 V_{thA} を有するものとなる。またB 点に

向の際はこれと遊になる。.

上述の如くチャンネルが変化するので、本弱明に描づくFBTの変化数は大きなものとなる。との変化最を第3図に従つて述べると、今ゲート窓匠 Vo を A V g だけ変化させた際、従来のFBTであれば、曲線※から幽線・までしか変化しないが、本発明のFBTであれば曲線。から幽線・まで変化する。即ちチャンネルの厚さ方向とテャンネルの纒方向の変化が生じ、同じ A V g で大きく I D S が変化する。これはまた A V g の変化に対して高い A g m が 得られることを意味する。また 3 福管領線をリニャーにのばすことが出来るので即ちドレイン・ソース 間電流 I D S の の 点と ピンチオフする点と の 間を大きくとれるので、 0 とピンテオフ 電匠 に対応する電流 I D S p とでスイッチとして使りこ

特別 『248-34680 (4) 2 H図の如くなる。従つて従来のFBTと同じよりに使用することが出来るが。しかし動作は全く 異なつている。このFBTはゲート電圧 Vg によって従来のFBTと同じようにチャンネルの厚さ の変調がなされるが、それと同時にチャンネルの 編が変調されている。

このチャンネルの額の変調に付いて述べると、今、ゲート電極(8)に対するゲート電圧 Va が響の状態から正のゲート電圧を第2日図で示す閾値電圧 Vihに向つて除々に加えてゆくとすれば、第2D図に示す如き微小り B T で考えた閾値電圧の分布が変化し、左儩のデブレション形の領域がだんだん少なくなり、第2日図の Vihを加えたときにはついにデブレション 個域はなくなる。今ゲート電圧 Va の減少の方向について述べたが増加の方

とも出来るようになる。

る個小FBTの特性を考えれば、第4B圏の如くとなり、B点における酸小FBTの特性を考えれば、第4GMの如くとなる。また全体の特性は第4HMの如くなる。即ちエンハンスメント形FBTの特性となる。

次に『形半導体基板を使用した『形チャンネルの『BTの実施例に付き述べる。

第5回は理解を容易にするためにF形半導体基 被例中の拡散領域のみ示したものである。この実 施例のFETはP形半導体基板例を使用したもの であるので第1回とはそれぞれの導電形が逆とな り、ソース領域として幾くようにN+ 形半導体領 域(2)が、ドレイン領域として働くようにN+ 形半 導体領域図が、またバイアス電圧を加えるための P+ 形半導体領域 1941 が拡散によつて1~2 4 個

てだんだん増加する分布となる。従つて微小FBTの間鑑選圧をA点からB点に向つて調べれば、 現6百回の如くなる。そして今点点の微小FBTの特性幽線を示せば第6F図の知くなり、B点の 微小FETの特性幽線を示せば第6G図の如くなり、全体としては第6H図の如くとなる。即ちN テャンネルのエンハンスメント形のFBTとして 物くものとなる。

次に第5個の妻子に灸のゲート電匠 VG と負のバイアス電匠 VB とを同時に加えたときに付き述べる。今第7A図の如きパイアス電圧 VB を加えたとすれば、シリコン酸化物圏とアルミナ圏との間に蓄積保持される正孔は近似的に第7B圏の如き分布となる。そして袋面の電子の分布は第7D型の

上述の知意機成のFBTに対して、正のゲート電圧Vgと幾のバイアス電圧VBとを加えたときの変化を総6A図〜第6H図で説明する。今第6A図の如きバイアス電圧VBをP+形半導体領域協とこの間に加え、同時にゲート電極にゲート電極にサート電極にサート電子とすれば、シリコン酸化物膜とアルミナ層との昇酸附近に電子が整複される。この電子の霧積を第5図のA点とB点との間の分布として見れば第6B図の如くとなる。また最近の電子は第6B図の如くほとんど零となる。一方表面のホールは第6D図に示す如くA点からB点に向つ

如くなり、微小ド目下の間機器EEVthの分布は第 7 区間の如くなる。今点点の微小FETの特性を 考えれば第7 区間となり、Nテヤンネルのデブレ ション形となる。またB点の微小FETの特性を 考えれば、第7 G図の如くなりNテヤンネルのエ ンハンスメント形となる。そして全体の特性は第 7 日図の如くとなりデブレション形のFETとな る。

以上本発明を契線例に基づいて説明したが、上述の契線例に限定されることなく本発明の技術的 思線に基づいて変に変形が可能であることは理解 されるであろう。例えば、金銭ーアルミナーオ中 サイドーセミコンダクター即ち組入OSに限るこ となく、金銭ーナイトライドーオキサイドーセミ コンダクタ即ち組NOS等でゲート電極下の絶縁 屬を形成することも出来る。また適常のFET以外の方法で使用するように構成することも出来る。例えばP+ 形半導体領域(1)、P+ 形半導体領域(2)、N+ 形半導体領域(3)(4)、ゲート電極(8)の二つ若しくはそれ以上の間を任意に選択して使用するように構成することも出来る。またP+ 形半導体領域(1)、P+ 形半導体領域(2)、N+ 形半導体領域(3)(4)を分割配置することも出来る。

本発明は上述の如く、ソースに相当する機械とドレインに相当する領域との間に散けるゲート領域の絶縁層に電荷を審徴させ、かつとの電荷の審徴を横方向に勾配を有するようにしたものであるので、全く新規な原理に基づいて動くFET若しくはこれに類似した半導体装置を提供することが出来る。例えば通常のFETは勿論のこと、アナ

BTの脳無難圧の分布を示す図、第2F図のA点のIDs-VG特性図、第2G図はB点のIDs-VG特性図、第3図はE図、第2H図は全体のIDS-VG特性図、第3図はFBTのVDS-IDS特性図、第4A図~第4H図はVG<0、VB>0 の条件のときの各状態を示すものであつて、第4A図はバイブス驚圧の分布を示す図、第4B図は発展のホール密度の分布を示す図、第4D図は表面の電子密度の分布を示す図、第4D図は表面の電子密度の分布を示す図、第4D図は長面のオール密度の分布を示す図、第4B図はFBTの関係電圧の分布を示す図、第4B図はFBTの関係電圧の分布を示す図、第4F図はA点のFBTの特性図、第4G図はB局点のFBTの特性図、第4H図は全体のFBTの特性図、第4H図は全体のFBTの特性図、第4H図は全体のFBTの特性図、第4H図は全体のFBTの特性図、第4H図は全体のFBTの特性図、第5図~第7H図はP形半導体基額を使用した実施例を示するのであつて、第6図は拡散部で示す平面図、第6A図~第6H図はVG〉9、

ド明 NG48-34680 (6) 可変 gm 形電界効果トランジスタ、無接点ポリウム等を提供することが出来る。


4 関面の簡単な説明


図面は本発明の楽館例を示すものであり、第1 A図~第4H図はN形シリコン部板を使用したP チャンネルの装置の実施例であつて、第1A図は 平面図、第1B図は第1A図にかける1B-1B 線断面図、第1C図は第1A図にかける1C-1 〇線断面図、第2A図はV_G>0、V_B>0の条件の ときの各状態を示すものであつて、第2A図はパイプス電圧の分布を示す図、第2B図は絶縁層に 在入保持された電子密度の分布を示す図、第2D図は 表面のホール密度の分布を示す図、第2D図は 表面のホール密度の分布を示す図、第2D図は 表面のホール密度の分布を示す図、第2D図は 表面のホール密度の分布を示す図、第2D図は


 $V_B < 0$ の条件のときの各状態を示す図、第 7 A 図 \sim 第 7 H 図は $V_G < 0$ 、 $V_B < 0$ の条件の各状態を示す図である。


また図面に用いられている符号において、(1)(2)は P+ 形学導体復業、(3)(4)は N+ 形半導体復業、(5)は Nサコン酸化物層、(7)は Tルミナ層、(8)は ゲート電極である。


代理人主题》











@ 前配以外の発明者

神奈川泉澤木市関節 1964 の 1 ソニー関田三線 山 口 水 関

e e refrancia de mermana de e